Het gebruik van chiplet -ontwerpkits om de weg te effenen voor 3D IC heterogene integratie

Een paar jaar later verschenen de eerste processors met in het bijzonder de Intel 4004, relatief eenvoudig vandaag. Toen werden de processors complexer.

De komst van chipetten

Na een discussie in JZD’s en op de Discord, zei ik tegen mezelf dat het schrijven van een artikel over de chipetten gunstig zou zijn voor het grootste aantal. En zou een schriftelijk spoor houden in strijd met wat er met de JZD’s kan gebeuren
In plaats van een heel lang ticket te schrijven, gaf ik de voorkeur aan het formaat van het artikel om iets meer in de details te krijgen. Ik hoop je te kunnen leren wat de chipetten zijn, waarom deze technologie is gemaakt en waarom deze zich de komende jaren zal ontwikkelen.

• Preambule
• Chiplet, Quésaco ?
• Economische aspecten van chipetten
• Twee voorbeelden: AMD en Intel (Altera)

Preambule

Dit artikel spreekt over computer-, elektronische en architectuurconcepten van computers die voldoende kunnen worden gevorderd voor bepaalde lezers. Ik bied je een beetje populair in deze preambule om een ​​beetje beter te begrijpen waar we het over hebben.

Voor puristen zullen snelkoppelingen worden gemaakt, deze popularisatie kan mogelijk vrijwillig onnauwkeurige informatie bevatten om het begrip te vergemakkelijken.

Chiplet, Quésaco ?

Laten we beginnen met het moeilijkste, definiëren wat een chiplet is !
De termchiplet verscheen inderdaad in de jaren zeventig, maar het gebruik ervan is de afgelopen jaren voornamelijk van start gegaan, voor degenen die geïnteresseerd zijn in complexe processors of elektronische chips zoals FPGA (chips waarvan de interne logische deuren kunnen worden herprogrammeerd). Voor de anderen, onderaan de kamer, heb je misschien nog nooit van deze termijn gehoord, we zullen het verhelpen !

Laten we teruggaan naar de basis van wat een elektronische chip is: een stuk gegraveerd silicium (de beroemde transistors) dat in een geval is ingekapseld. Met de kruisende componenten verbinden kleine goud- of zilveren draden de benen van de component met het stuk silicium. In het begin bestaan ​​de chips uit transistors gegraveerd met vrij grove resoluties (vergeleken met vandaag) en de functies waren vrij eenvoudig: logische deuren, operationele versterkers, enz. Het was echter al een enorme vooruitgang in termen van miniaturisatie !

Op dat moment hadden de componenten de oversteekpoten en het is noodzakelijk om de siliciumchip met deze benen te verbinden. Het is gemaakt met dunne zonen van zilver of goud die zijn gelast tussen de chip en de benen in de behuizing.

Een paar jaar later verschenen de eerste processors met in het bijzonder de Intel 4004, relatief eenvoudig vandaag. Toen werden de processors complexer.

Vanaf de jaren zeventig ontwikkelde IBM MCM -componenten (Multi-chodu) inclusief verschillende siliciumchips in één geval. Maar deze technologie zal zich voornamelijk ontwikkelen in de late jaren 90. We kunnen de Pentium Pro van Intel opmerken die in 1995 is vrijgegeven. Deze processor bevatte twee siliciumchips: een voor de processor strikt genomen en een andere voor L2 -cachegeheugen (een buffergeheugen tussen de processor en de RAM, veel sneller maar veel duurder omdat gegraveerd met de processor).

Zoals we op de foto kunnen zien, hebben de twee chips ongeveer dezelfde grootte en bood Intel verschillende maten cache L2 aan. Het voordeel van het scheiden van de cache -geheugenprocessor was om schaal op te slaan op de processor -chip en tegelijkertijd verschillende cachegroottes te bieden door een andere chip in de case te plaatsen.

Dit type component blijft relatief onderontwikkeld, zelfs als IBM MCM -componenten bleef ontwikkelen. Let op de Power5 van IBM die in 2004 is uitgebracht, waarin vier processors vierkant worden gezien met een Cache L3 -geheugenchip. De onderlinge verbinden van vlooien wordt in de behuizing gedaan.

Tegenwoordig is de technologie geëvolueerd en zijn de MCM -chips aanwezig in consumentenproducten met AMD -processors. Hier zien we een EPYC 7702 -processor (uitgebracht in augustus 2019) bestaande uit 9 onderling verbonden siliciumchips: 8 chips die cores en cache -geheugen bevatten en een centrale chip die de andere 8 verbindt en die de DDR beheert en de signalen D ‘Entrance/ Exit (SATA, PCI Express, USB, etc.)).

Maar vertel me Jamy, wat is een chiplet ?

Ah ja, ik heb een beetje afgeleid
In feite is een chiplet een van de siliciumchips aanwezig in een MCM. Er wordt een chiplet gemaakt om met andere chipetten te worden verbonden. Ja, het is relatief eenvoudig, maar je moest een aantal leuke foto’s laten zien om te begrijpen

Desalniettemin om een ​​beetje preciezer te zijn over de betekenis van de chipetten, is het idee niet noodzakelijkerwijs om verschillende chips samen te stellen die verbonden zijn gekoppeld. Er is ook een idee van generieke chip die kan worden hergebruikt en niet toegewijd aan een bepaalde processorreferentie.

Economische aspecten van chipetten

Laten we na deze introductie tijdens het imago nu begrijpen waarom de chipetten zich in de toekomst zullen ontwikkelen. Om dit te doen, is het noodzakelijk om terug te keren naar het productieproces van elektronische vlooien.

Zit comfortabel in een fauteuil omdat de reis vanaf het zandstrand lang zal zijn

Nee wacht !
We zullen een heel deel van de productie van silicium besteden. Wat ons interesseert, is de verdeling van vlooien (dood gaan) op de siliconencake (wafeltje) en in het bijzonder de evolutie van de opbrengst met de toename van gravure Finesse.

Maar vóór dit aspect van de opbrengst moeten we praten over de maximale fysieke grootte van een dobbelsteen. Inderdaad, op een siliciumpannenkoek wordt hetzelfde ontwerp van een chip meerdere keren herhaald (tientallen of zelfs honderd keer). De indruk van dit ontwerp gebeurt optisch via ultraviolet licht. Er is echter een hele reeks lenzen en optische mechanismen die voorkomt dat een enkele dobbelsteen op de hele siliconencake graveert.
Hoe meer we de vlooien ingewikkelder maken, hoe meer we transistors willen plaatsen, dus we moeten de grootte van de chip vergroten of de delicatesse van graveren vergroten om meer transistors in hetzelfde oppervlak te passen. Maar er zijn te andere beperkingen en limieten gevoeld.

Dit is de reden waarom het principe van chiplet interessant is om deze limieten te omzeilen: gebruik verschillende kleine silicumchips die samen zijn verbonden om een ​​complexere chip te maken, maar onmogelijk te graveren op een monolithische manier.

Nu terug naar de opbrengst (opbrengst in Engels). Ten eerste zijn de wafels rond in vorm en willen we het graveren met rechthoekige chips. Het hele silicium wordt niet gebruikt. Maar hoe kleiner de sterft aan de randen en hoe meer we heel sterven kunnen hebben. Het is hetzelfde principe als aliasing in een videogame: hoe meer de pixels die worden gebruikt om een ​​ronde vorm te vormen klein zijn en hoe minder we het nicking realiseren.

In het bovenstaande voorbeeld, als we de gedeeltelijke sterft over het totale aantal matrijzen (goede en vooringenomenheid) rapporteren, verkrijgen we een verhouding van 13.8 % in het geval van sterft van 5 × 5 mm en 3.6 % in het geval van 1 × 1 mm sterft. Hoe kleiner de dobbelsteen, hoe meer geldig sterft op de randen, wat de opbrengst verhoogt.
U kunt ook een groot sterfmengsel maken in het midden van de wafer en kleinere matrijzen aan de randen gebruiken om de opbrengst te optimaliseren vanwege aliasing.

Zeg Jamy, waarom gebruiken we ronde wafels om rechthoekige vlooien te maken ?
Welnu, het is vanwege de methode om silicium te maken dat het Czochralski -proces wordt genoemd dat silicium geeft in de vorm van cilinders, gesneden in zeer fijne plakjes om te geven wafels.

Ten tweede wordt de opbrengst beïnvloed door de gebreken die op de wafer kunnen verschijnen. Je kunt denken aan stofkorrels die op de wafer vallen.

Ik heb het vorige voorbeeld hervat door een foutdichtheid van 0 toe te voegen.5 per cm². Vergelijk nu het Opbrengstproductie die overeenkomt met de verhouding tussen het aantal functionele matrijzen en het totale aantal geproduceerde producten. In het geval van een sterfte van 5 × 5 mm is de opbrengst 88.4 % Terwijl met 1 × 1 mm sterft, is de opbrengst 99.5 %.

Het is daarom dubbel interessant om kleine sterft te hebben om de productie van elektronische vlooien te optimaliseren. Desalniettemin vereist het snijden van een complexe chip in verschillende kleinere chips het communiceren van deze verschillende chips ertussen, we moeten daarom communicatie -elementen toevoegen die extra ruimte innemen en extra energie gebruiken.

Bovendien kan het gebruik van chipetten het mogelijk maken om matrijzen van verschillende finesse van gravure te gebruiken volgens de functies die de kosten van de uiteindelijke chip met de prestaties kunnen moduleren.

Ten slotte is een ander economisch aspect om te zien de complexiteit van het ontwikkelen van nieuwe functies. Dit heeft meestal gespecialiseerde bedrijven (of op zijn minst start-ups in het begin) met intellectuele eigendomsblokken (functies) die klaar zijn voor gebruik. Een processorfabrikant kan zich bijvoorbeeld concentreren op de ontwikkeling van de processor zelf, terwijl het verijdt voor functies zoals PCI Express-, USB- of DDR -controllers.

Om de interoperabiliteit te vergemakkelijken van chipetten die afkomstig zijn van verschillende fabrikanten, hebben grote spelers zoals Intel, AMD, ARM, Qualcomm, Samsung of TSMC een communicatienorm gecreëerd tussen Chipplets, Ucie (Universal Chiplet Interconnect Express)).

Twee voorbeelden: AMD en Intel (Altera)

AMD EPYC

Tegenwoordig gebruiken steeds meer processors deze chiplet -techniek. AMD gebruikt chipetten sinds de eerste generatie EPYC -processors, waarbij de verschillende harten met elkaar zijn verbonden door deInfinity Fabric.

De eerste generatie EPYC -processors zag een reeks matrijzen die kon worden gelijkgesteld met volledige processors die door deInfinity Fabric Om de uiteindelijke processor te vormen. De chipetten waren daarom een ​​soort kleine autonome processor: elke dobbelsteen beheerde zijn vermeldingen/uitgangen en had zijn DDR -controller.
Deze sterft, of liever chipetten, hebben er twee Core Compute Complex (CCX, een set van vier cores met cache -geheugen) evenals een DDR -controller, beheert ingangen/uitgangen (PCI Express bijvoorbeeld) en heeft communicatiemodules voor deInfinity Fabric.

Kleine subtiliteit, er zijn altijd vier chipetten op een EPYC van de eerste generatie. Om het aantal harten te variëren, deactiveert AMD harten in CCX. Bijvoorbeeld om 24 cores te hebben, CCX heeft slechts 3 actieve kernen

Deze eerste generatie gebruikte daarom het principe van chipetten als een soort kopie/gelijmde matrijzen in plaats van een grote monolithische dobbelsteen te ontwikkelen.

Voor de tweede generatie duwt AMD het concept een beetje verder. Inderdaad, de CCX’s zijn nu onafhankelijk, gegroepeerd in paren binnen een Core Compute Die (CCD) verbonden door Infinity Fabric tot een dobbelsteen die de DDR beheert en de ingangen/uitgangen die worden genoemd I/o sterf (IOD).
AMD exploiteert volledig deze verhoogde scheiding van functies. De CCD is inderdaad gegraveerd in 7 nm, terwijl de IOD is gegraveerd in 14 nm.

Onder een AMD -presentatie die de passage in chipetten van de EPYC -processors samenvat.

Intel FPGA (altera)

Intel -processors zijn altijd monolithische chips behalve enkele uitzonderingen na zoals we konden zien aan het begin van dit artikel. Desalniettemin gebruikt in de Intel FPGA -sector (herconfigureerbare FPGA) sector chipetten voor de nieuwste generatie, Agilex.
Deze chipetten hebben voornamelijk betrekking op het type gebruikelijke gebruikte gebruik (snelle links) en worden aangeroepen Tegels. Als Intel vooraf gedefinieerde reeksen van deze tegels biedt, moet het mogelijk zijn om chips op maat te hebben voor uw eigen behoeften.
De tegels worden gedeeld door maximale snelheid van zendontvangers en de ondersteunde protocollen (Ethernet, PCI Express, enz.): 16G voor P, 28G voor H, 32G voor R, enz.
Intel roept ook de toekomst op voor de toekomst de mogelijkheid om aangepaste chipetten te verbinden die extra functies zouden bieden. Momenteel hebben bedrijven een ADC/DAC (Jariett Technologies) -chiplet uitgebracht, evenals een andere optische verbinding (AYAR Labs).

Eindelijk moeten we ook niet geloven dat de chips monolithisch zijn dood. Ze hebben altijd voordelen, vooral in termen van interne communicatie en latentie, die van cruciaal belang kunnen zijn voor bepaalde toepassingen die chips met een grote grootte vereisen.
Dit is het geval van Broadcom en zijn schakelaar 400G -chips waarvan de keuze wordt verklaard door de ontwerper in deze video: https: // www.YouTube.Com/horloge?V = b-cogmbaug4

Ik hoop dat dit artikel je meer heeft en je in staat stelt om wat meer te weten over de productie van huidige chips. Ik heb geprobeerd een complex onderwerp populair te maken, ik hoop ook dat ik je na de eerste paragraaf heb kunnen houden
Aarzel niet om een ​​reactie achter te laten als bepaalde punten voor u cryptisch blijven, ik zal proberen details te verstrekken.

6 opmerkingen

Dit antwoord was handig

Uitstekend artikel, bedankt @ zeql !

“Gooi me naar de wolven en ik zal het pakket teruggeven.” – Seneca

Dit antwoord was handig

Ik vroeg me af hoeveel de komst van de chipetten in staat was om een ​​bepaalde evolutie in hardware te overwegen (ook consumentenkwaliteit dat server) in de toekomst, of zelfs een paradigmaverschuiving op de manier waarop we in het algemeen zeer en optimale machines ontwerpen.

Bepaalde goed geïntegreerde systemen (vooral bij Apple) zijn niet uitsluitend gebaseerd op een zeer efficiënte “klassieke” CPU, maar ook op verschillende gespecialiseerde hulpchips die generalistische CPU’s lossen. In een beperkt systeem als smartphone kunnen we H265 -transcoderende chips vinden, berekeningseenheden voor AI (Apple neurale motor) en natuurlijk de klassieke grafische eenheid.

Ik neem daarom het diagram van AMD EPYC van de 2e generatie aan en ik vraag me af of de chipetten een eenvoudige manier zouden zijn om commercieel en industrieel levensvatbaar te produceren van de complete eenheden die verschillende gespecialiseerde chips beginnen om optimale prestaties te bereiken bij bepaalde taken. Een eenheid kan bijvoorbeeld zorgen voor klassieke CCD’s, maar ook een DSP, een GPU, Transco H265/AV1/VP9/…, een chip om AES te doen, enz. en verbind het allemaal via IOD/Infinity -productie. Elke fabrikant van machines/servers zou daarom zijn kant-en-klare definitieve eenheid kunnen samenstellen door zichzelf en zonder R&D/faramineurous industrialisatiekosten te hebben gecomponeerd.

Het doet me denken aan het concept van APU, maar ik weet niet of er een rapport is.

Dit antwoord was handig

Ik vroeg me af hoeveel de komst van de chipetten in staat was om een ​​bepaalde evolutie in hardware te overwegen (ook consumentenkwaliteit dat server) in de toekomst, of zelfs een paradigmaverschuiving op de manier waarop we in het algemeen zeer en optimale machines ontwerpen.

Bepaalde goed geïntegreerde systemen (vooral bij Apple) zijn niet uitsluitend gebaseerd op een zeer efficiënte “klassieke” CPU, maar ook op verschillende gespecialiseerde hulpchips die generalistische CPU’s lossen. In een beperkt systeem als smartphone kunnen we H265 -transcoderende chips vinden, berekeningseenheden voor AI (Apple neurale motor) en natuurlijk de klassieke grafische eenheid.

Ik neem daarom het diagram van AMD EPYC van de 2e generatie aan en ik vraag me af of de chipetten een eenvoudige manier zouden zijn om commercieel en industrieel levensvatbaar te produceren van de complete eenheden die verschillende gespecialiseerde chips beginnen om optimale prestaties te bereiken bij bepaalde taken. Een eenheid kan bijvoorbeeld zorgen voor klassieke CCD’s, maar ook een DSP, een GPU, Transco H265/AV1/VP9/…, een chip om AES te doen, enz. en verbind het allemaal via IOD/Infinity -productie. Elke fabrikant van machines/servers zou daarom zijn kant-en-klare definitieve eenheid kunnen samenstellen door zichzelf en zonder R&D/faramineurous industrialisatiekosten te hebben gecomponeerd.

Het doet me denken aan het concept van APU, maar ik weet niet of er een rapport is.

U moet dus weten dat een chip vaak wordt gedaan met IP (intellectueel eigendom): een functie die vrij klaar is op het niveau van “transistors”, maar die moet worden geïntegreerd in het ontwerp.
Een klassiek voorbeeld is een DDR3 -controller op -board microcontroller. De fabrikant van de microcontroller beheerst niet noodzakelijkerwijs de DDR3 en heeft niet de vaardigheden, de tijd (noch de wens) om een ​​DDR3 -controller te maken. Hij koopt daarom een ​​IP van een controller en integreert hem in zijn ontwerp.

Je moet erin slagen het verschil te zien tussen de mogelijkheid van een IP en een chiplet. Voor mij is de chiplet er om een ​​of meer geavanceerde functies te brengen en die de tests van de gravure al hebben doorstaan, dus een extra stap in het ontwerp. Maar er blijft het probleem van het testen van de volle grond met alle chipetten. We kunnen dus geen honderden variaties maken zoals een LEGO. Het duurt een minimum aan economische realiteit.
Maar ja, voor een bepaald volume kunnen we à la carte sockets maken.

Het grote voordeel staat aan de productiekant van de chip: als een IP kan worden afgewezen voor verschillende graveerfinesse, een chiplet ten voordele worden verbeterd met kleinere gravure.

Dit antwoord was handig

Bovendien dacht ik dat de chipetten in een modulair ontwerp konden worden gebruikt. U neemt een ontwerp met 4 chips, de vlooien met fouten worden gedurende de productie verdeeld, en die met 3 chips die op 4 werken, zijn een bereik onder en een beetje goedkoper dan die met de 4 die werken.

Die ontwerp en industrialisatie vereenvoudigt met betrekking tot conventionele werking.

Liefhebber van gratis software en GNU/Linux Fedora -distributie. #JESUISARIUS

Dit antwoord was handig

Bedankt voor dit interessante Mega -artikel. Ik zou je te veel tijd leuk vinden om elk punt te beschrijven dat je in de tutorial niet uitlegt om dingen echt te begrijpen, maar toch interessant .

Het gebruik van chiplet -ontwerpkits om de weg te effenen voor 3D IC heterogene integratie

Een chiplet is een ASIC -dobbelsteen die specifiek is ontworpen en geoptimaliseerd voor werking binnen een pakket in combinatie met andere chipetten. Heterogene geïntegreerde (HI) omvat integante meervoudige dobbelsteen of chipetten in System-In-Package (SIP) -chipplets. Deze apparaten werden aangeboden als beschouwbare voordelen, inclusief prestaties, stroom, gebied, kosten en TTM.

De Chiplet Design Exchange (CDX) bestaat uit EDA -leveranciers, chiplet
Aanbieders/assemblers en SIP -integrators en is een open werkgroep om gestandaardiseerde chiplet -modellen en workflows aan te bevelen om een ​​chipletecosysteem te vergemakkelijken. Dit webinar vat de chiplet -ontwerpkits (CDK’s) samen om te helpen standaardiseren 2.5d en 3.D IC -ontwerpen om een ​​open ecosysteem te maken.

Een ecosysteem bouwen voor succesvolle 2.5D- en 3D -chipletmodelintegratie

Net als een SOC -proces, heb je een ecosysteem nodig voor chipplets. Key maakt het mogelijk voor algemene marktadvoeding en inzet van op chiplet gebaseerde ontwerpen opgenomen:

• Technologie: 2.5 D interpositie en 3D gestapelde matrijsproductie- en assemblageprocessen
• IP: gestandaardiseerde chiplet -modellen
• Workflows: EDA Design Flows and PDK, CDK, DRM & Assemblyregels
• Bedrijfsmodellen: Chiplet Marketplace

De eerste focus van de CDX is 2.5D Interposing-gebaseerde chiplet-modellen met 3D te volgen. Lees meer over deze inspanningen in het webinar.

De Chiplet Design Exchange (CDX) bestaat uit EDA -leveranciers, chipletproviders/assemblers en SIP -integrators en is een open werkgroep om gestandaardiseerde chiplet -modellen en workflows aan te bevelen om een ​​chiplet -ecosysteem te vergemakkelijken. Dit webinar vat de chiplet -ontwerpkits (CDK’s) samen om te helpen standaardiseren 2.5d en 3.D IC -ontwerpen om een ​​open ecosysteem te maken.

Een ecosysteem bouwen voor succesvolle 2.5D- en 3D -chipletmodelintegratie

Net als een SOC -proces, heb je een ecosysteem nodig voor chipplets. Key maakt het mogelijk voor algemene marktadvoeding en inzet van op chiplet gebaseerde ontwerpen opgenomen:

• Technologie: 2.5 D interpositie en 3D gestapelde matrijsproductie- en assemblageprocessen
• IP: gestandaardiseerde chiplet -modellen
• Workflows: EDA Design Flows and PDK, CDK, DRM & Assemblyregels
• Bedrijfsmodellen: Chiplet Marketplace

De eerste focus van de CDX is 2.5D Interposing-gebaseerde chiplet-modellen met 3D te volgen. Lees meer over deze inspanningen in het webinar.

Gelekte afbeelding onthult een ambitieus ontwerp van chiplet voor de GPU AMD Radeon

Gelekte afbeelding onthult een ambitieus ontwerp van chiplet voor de GPU AMD Radeon

• door
• In het nieuws
• op 16 augustus 2023

Er is een gelekte afbeelding opgedoken en onthult een GPU -ontwerp met Radeon -chipetten, zogenaamd uit een geannuleerd project van de Navi 4C Chip 4C. Het ontwerp is aanwezig tussen 13 en 20 verschillende chipetten op een enkele GPU, die getuigt van de ambitieuze AMD -aanpak. Dit meer complexe chiplet -ontwerp verschilt van het Navi 31 Silicon dat momenteel wordt gebruikt in de Radeon RX 7900 XTX. Hoewel de eerdere iteratie van de GPU werd beschouwd als een eerste generatie, gebruikte het geen echt chiplet -ontwerp zoals de recente Ryzen -processors van AMD. De conceptie van Navi 4C die wordt bekendgemaakt, vertegenwoordigt echter een significante vooruitgang, omdat het verschillende berekeningskivers bevat, evenals verschillende I/O -chipetten, op een enkel substraat. De gelekte afbeelding presenteert 13 chipetten, met de mogelijkheid dat extra geheugencontrollerchips niet op de afbeelding worden weergegeven.

Om de authenticiteit van het beeld te bevestigen, wordt een relevant patent van 2021 het concept van modulariteit in parallelle processors besproken, benadrukt. De patentpatronen lijken sterk op het ontwerp dat wordt getoond in het gelekte beeld, wat zelfs suggereert.

Helaas is het ontwerp van de GPU gepresenteerd in de gelekte afbeelding geannuleerd. Dit komt overeen met recente relaties die suggereert dat AMD’s accent voor de volgende generatie GPU op de Navi 43 en Navi 44 monolithische chips zal zijn die bedoeld is voor het grote publiek, in plaats van op hoge componenten. Er wordt echter gespeculeerd dat AMD zijn inspanningen omleidt naar de ontwikkeling van een GPU die bestaat uit verschillende berekeningskivers voor het hoog -end segment van zijn toekomstige scala aan grafische kaarten, mogelijk met rDNA 5.

Hoewel de realisatie van verschillende berekeningskivers voor gamepraphics complexer is dan voor traditionele CPU -berekeningen, wordt de beslissing van AMD om de ontwerpobstakels nu te overwinnen en aan een betere oplossing voor rDNA 5 te werken als een positieve stap. Het zou voordelig zijn geweest voor AMD om een ​​reddingsplan te hebben, zoals een nieuw knooppunt voor een verbeterde versie van Navi 31.